반도체 차세대 패키지
반도체 패키징 기술
반도체 패키징 기술의 중요성은 날로 증가하고 있다.
반도체 패키지의 역할은 디바이스의 신호를 전달하고
전원 공급 / 분배, 열 방출, 칩/메모리를 보호하는 것이다.
반도체 패키지의 구조는 다음과 같다.
기판, 금속선, 솔더볼 등으로 구성되어 있다.
기판은 반도체 칩을 실장하는 용기로 칩과 메인 PCB간 전기적 연결 통로의 역할을 하며
절연층 위에 전기적 신호를 전달할 수 있는 도체를 배열한 구조이다.
금속선은 주로 금이나 구리 등이 사용되는데
최근 칩의 패드 위에 돌기를 형성시킨 범프가 금속선 대신 사용된다.
솔더볼이 사용되기 전에는 리드프레임을 사용했다.
현재도 리드프레임 기반 반도체를 사용된다.
반도체 패키징 기술의 핵심 고려사항은
성능, 크기, 가격, 신뢰성이다.
특히 패키지 기능적으로 신호가 지연되는 것은 큰 문제인데
신호지연을 줄이기 위해서는
회로의 집적도를 높이고, 접속길이는 낮추거나
패키지 재료를 개선하는 방법이 있다.
예를 들어
4면 주변형에서 격자형 접속을 이용하거나,
리드의 피치를 줄이는 등의 방식이 가능하다.
또 반도체 패키지에 요구되는 사항은 소형화이다.
패키지의 크기가 곧 전자제품의 크기를 결정하기 때문에
패키지의 소형화는 매우 중요한 고려사항이다.
반도체 패키징 공정의 프로세스는 다음과 같다.
라미네이션은 회로가 새겨진 웨이퍼 위에 테이프를 붙이는 작업이다.
백그라인드는 웨이퍼 뒤쪽 표면을 깎아내는 작업으로 웨이퍼 두께를 얇게 제조할 수 있다.
웨이퍼 소우는 웨이퍼를 낱개의 다이로 잘라 나누는 작업이다.
반도체 패키징 레벨은 다음과 같다.
레벨1: 단일칩 모듈
- 집적회로 또는 장치 수준의 기능으로, IC캐리어 역할을 한다.
IC제조업체에서 칩 모듈을 검수하고, 최종 제품 제조업체에서 시스템 레벨 보드에 모듈을 조립한다.
레벨2: 멀티 칩 모듈
단일 IC를 패키징하는것은 일반적으로 완전한 시스템으로 이어지지 않는다.
시스템 레벨 보드는 조립되는 모든 구성 요소의 상호 연결을 포함한다.
멀티 칩 모듈이란(MCM) 단일 패키지 내 여러 개의 집적회로가 담긴 모듈로
소형화, 고속화에 유리하지만 재작업이 어렵고 Known good die를 사용한다는 단점이 있다.
레벨3: 칩 모듈/ 컴포넌트 그룹
시스템레벨보드 구성 시 두 가지 추가 상호연결을 한다.
IC 어셈블리, 1단계 패키지의 리드프레임과 2단계 패키지의 전기 전도성 패드 사이의 접합을 통해 연결.
반도체 칩과 기판은 와이어 본딩, 플립칩 본딩 등으로 연결된다.
와이어 본딩은 금속 와이어를 패드에 접합하는 것으로
칩 주변부만 입출력 연결에 사용해 한 번에 한 핀을 순차적으로 접합하며
높은 인덕턴스를 갖는다.
플립칩 본딩은 반도체 칩과 기판을 서로 마주 보는 상태로 구성해
솔더 범프를 기판의 배선용 전극에 직접 접하는 방식이다.
기존 와이어 본딩 대비 1/10 이하의 임피던스를 갖는다.
우수한 방열 효과를 가지며 반도체 패키지 크기를 단일 소자 단위까지 축소가 가능하다는 장점을 가진다.
리드프레임 계열의 반도체 패키지는
삽입실장형 마운팅(Through Hole Mounting), 표면실장형 마운팅(Surface Mounting)이 있다.
삽입실장형 마운팅은 리드를 빼고 PCB 홈에 삽입하여 실장하는 방식이다.
내구성, 고전력, 방열 측면에서 유리해 PCB 조립공정에서 여전히 중요하다.
하지만 공간을 많이 차지해 집적도가 떨어지고
자동화가 어려워 높은 생산비용이 발생한다는 단점이 있다.
표면실장형 마운팅은 PCB표면에 칩을 올려놓는 형태인데
점유 면적을 줄이고 고집적에 유리해 현재 이 방식을 대부분 사용한다.
리드 인덕턴스가 낮아 전자기 호환성 측면에서 유리하고 콤팩트하다는 장점이 있다.
또 PCB 양면에 실장이 가능하다.
하지만 대형, 고전력, 고전압 부품에는 부적합하고 공정 및 검사가 복잡하다는 단점이 있다.
BGA(Ball Grid Array)계열의 반도체 패키지도 있다.
이차원 평면에 격자 형식으로 분포된 솔더볼을 통해 칩을 PCB와 연결하는 것이다.
단위 패키지 면적 당 매우 높은 입출력 수를 가지기 때문에 고성능 소자 패키지에 적합하다.
BGA패키지는 짧은 접속 거리로 낮은 인덕턴스와 패시턴스를 갖는다는 장점이 있다.
전기적 성능이 높고 직접 열을 방출하기 때문에 냉각을 위한 팬을 제거할 수 있다.
또한 표면실장형 패키지보다 오래 사용할 수 있다.
패키지들을 사이즈와 밀도로 비교해보면 다음과 같다.
칩 레벨 패키지와 웨이퍼 레벨 패키지를 비교해보면 다음과 같다.
칩 레벨 패키지는 conventional pacakage인데
사용하는 재료에 따라 분류된다 (세라믹, 플라스틱)
-> 플라스틱 패키지는 사용하는 기판의 종류에 따라
리드프레임 타입과 서브스트레이트 타입으로 또 분류됨
웨이퍼 레벨 패키지는 핀 수가 100개 이하인 소형화 제품에 적합하다.
주로 고속 DRAM이나 Flash메모리, 이미지 센서 등에 많이 적용된다.
웨이퍼에서 일괄로 패키징이 되기 때문에 대량생산 시 제조단가를 대폭 절감할 수 있다.
패키지의 구조에 따라 패키징 방법을 분류할 수도 있다.
RDL패키지 - 공정을 통해 재배열
FC 패키지 - 웨이퍼 형성 후 패키징 공정 진행
TSV 패키지 - 실리콘 관통 전극을 통해 적층된 칩의 내부 연결
WLCSP 패키지 - 웨이퍼 위에 배선과 솔더볼 형성
반도체 패키징은 리드프레임 계열의 패키지와 BGA계열의 패키지로 진화하였다.
이후에는 여러개의 칩을 패키지 레벨에서 융합하는 기술이 발전하고 있다.
작은 면적에 다수의 칩을 패키징 하기 위해 3차원 적층기술이 개발되고 있고
칩과 수동소자가 함께 내장되는 모듈 형태의 패키지도 새롭게 등장하고 있다.
결론적으로 향후 반도체 패키징 기술은 초소형화 및 시스템화 하는 경로로 진화할 것으로 예상된다.
또한 고성능 칩을 작은 면적에 집적하는 기술이 비약적으로 발전할 것이며
3세대 패키지 기술은 빠르고 저렴한 가격에 공급할 수 있는 능력이 필수적으로 요구될 것이다.
STEP 한국기술대학교 반도체 차세대 패키지 강의